サッカー代表・オッズ - ブックメーカー・BETCHANNEL

産総研について ニュース アクセス 調達情報 研究成果検索 採用情報 報道・マスコミの方へ メディアライブラリー お問い合わせ   ENGLISH EN 研究相談・研究データ・ 研究ユニット紹介研究者の方へ プロジェクト相談・ 研究依頼・各種協業相談ビジネスの方へ 産総研ってどんなとこ？ 科学の扉を開こう！一般の方へ 科学の楽しさ、産総研が 取り組んだ製品や事例のご紹介 ENG 研究者 ビジネス 一般 マガジン   研究者の方へ 研究相談・研究データ・ 研究ユニット紹介 ビジネスの方へ プロジェクト相談・ 研究依頼・各種協業相談 一般の方へ 産総研ってどんなとこ？ 科学の扉を開こう！ 科学の楽しさ、産総研が取り組んだ製品や事例のご紹介 産総研について ニュース アクセス 調達情報 研究成果検索 採用情報 報道・マスコミの方へ メディアライブラリー お問い合わせ サイトマップ ご利用条件 プライバシーポリシー 個人情報保護 ホーム > 研究成果検索 > 研究成果記事一覧 > 2023年 > 原子をランダムに並べた新材料で高性能メモリー素子を実現 ツイート 発表・掲載日：2023/12/22 原子をランダムに並べた新材料で高性能メモリー素子を実現 －低消費電力で超高速の書き込みができる不揮発性メモリーの実用化に大きく前進－ ポイント 不揮発性メモリー(SOT-MRAM)の微細配線に用いる新材料として、アモルファスW-Ta-B合金を開発 SOT-MRAMの実用化のために不可欠な「低い書き込み消費電力」と「優れた耐熱性」を初めて両立 スマートフォンやパソコン用の演算チップの低消費電力化と高機能化に貢献すると期待 （左）微細配線上に記憶素子(MTJ)を載せた不揮発性メモリー SOT-MRAMの概略図。 （右）スピン流を生成する微細配線の従来材料（結晶）と新開発の材料（アモルファスW-Ta-B合金） 概要 国立研究開発法人 産業技術総合研究所（以下「産総研」という）新原理コンピューティング研究センター 日比野 有岐 研究員、谷口 知大 研究チーム長は、次世代の不揮発性メモリー SOT-MRAMの実用化の鍵となるアモルファスW-Ta-B合金を開発し、スピン流を高効率に生成することによって消費電力の大幅な低減に成功しました。 アモルファスW-Ta-B合金からなる微細配線の上に記憶素子(MTJ)を配置したSOT-MRAM素子を試作し、書き込み消費電力の低減に必要な低い書き込み電流密度（5×106 A/cm2）、および半導体チップの製造に不可欠な優れた耐熱性（400 ℃でも壊れない）を初めて両立しました。従来の結晶材料を用いた場合、低消費電力の書き込みが可能な材料では耐熱性が300 ℃に満たないために半導体チップ製造工程で壊れてしまう、また、優れた耐熱性を持つ材料では書き込み電流密度が６倍以上も大きくなる、という深刻な問題がありました。新開発のアモルファスW-Ta-B合金は、超高速かつ低消費電力のSOT-MRAMを実用化するための重要技術であり、SOT-MRAMを搭載した演算チップはスマートフォンやパソコン、サーバーなどの省電力化と高機能化に貢献すると期待されます。 なお、この技術の詳細は2023年12月19日に「Advanced Electronic Materials」にオンライン掲載されました。 開発の社会的背景 我が国が目指す未来社会の姿であるSociety5.0を実現するにはIT機器の飛躍的な省電力化が必須であり、その解決策の一つとして、低消費電力の不揮発性メモリー MRAMが注目を集めています。MRAMは、待機電力を必要としない不揮発性、演算チップへの混載が容易、などの優れた特徴を有しています。現在、MRAMの一種であるSTT-MRAMは、演算チップに搭載する不揮発性メモリーとして広く商用化されています。しかし、STT-MRAMは超高速の動作（数ナノ秒以下の書き込み時間）を苦手としているため、演算チップ内で用いられる高速メモリーへの適用は困難です。今後、高速メモリーの消費電力、とくに待機電力の増大が深刻な問題になると予想されるため、超高速かつ待機電力ゼロの次世代型MRAMの実用化が切望されています。そのような次世代型MRAMの候補の一つとして、SOT-MRAMの研究開発が世界規模で精力的に行われています。SOT-MRAMでは、MTJに隣接した微細配線に書き込み電流を流し、配線材料内で生成されるスピン流をMTJに注入して磁石の向きを反転させて情報を書き込みます。SOT-MRAMはSTT-MRAMに比べて高速の書き込みと読み出しが可能であり、演算チップに混載する超高速メモリーとしての応用が期待されています。 SOT-MRAMの実用化に向けた最大の課題は、高性能な配線材料の開発です。書き込み消費電力を低減するには、より少ない電流で大きなスピン流を生成する必要があります。そのような高効率なスピン流生成が可能な配線材料として結晶タングステンの一種であるβ-Wが知られており、実用化の目安となる書き込み電流密度（10×106 A/cm2以下）が実現されています（表１）。しかし、β-Wは耐熱性が低く300 ℃以下の温度で変質してしまうので、400 ℃の高温にさらされる半導体チップ製造工程で壊れてしまいます。一方、400 ℃の耐熱性を有する従来材料（白金(Pt)など）では書き込み電流密度が30×106 A/cm2以上まで増大するため、低消費電力で書き込みができません（表１）。SOT-MRAMを実用化するために、高効率でスピン流を生成し400 ℃の耐熱性持つ新材料が求められてきました。これまで研究開発されてきたSOT-MRAM用の配線材料は主に結晶の金属・合金であり、アモルファス材料はほとんど研究されていませんでした。これは、(i)アモルファス材料のスピン流生成の効率は低いと考えられていたこと、および(ii)アモルファス合金の耐熱性は約300 ℃以下であると考えられてきたことの二つの理由があったためです。 表1 配線材料の特性、およびSOT-MRAM実用化に必要な性能 研究の経緯 産総研は、高性能の不揮発性メモリーによるIT機器の大幅な低消費電力化を目指して、複数のタイプの次世代型MRAMの研究開発を進めています。SOT-MRAMに関しては、結晶の磁性合金を配線材料に用いたSOT-MRAM素子を開発してきました（2021年10月29日 産総研プレス発表）。今回、これまで注目されてこなかったアモルファスの配線材料に着目して研究開発を行い、SOT-MRAMの実用化に向けて大きく前進する成果を得ました。   研究の内容 今回、SOT-MRAMの実用化に必要な低い書き込み電流密度と優れた耐熱性を兼ね備えたアモルファスW-Ta-B合金の開発に至りました（表１）。従来、理論上、高効率のスピン流の生成には結晶構造が必要であると考えられてきました。これに対して今回、Wに数％のBを添加したアモルファス合金を新たに開発し、結晶のβ-W（図1 a点線）に匹敵する高効率のスピン流生成に成功しました。さらに、W原子の20～30％をTa原子に置換することにより、スピン流生成の効率がさらに増大することを見いだしました（図1 a）。ここで、従来の常識に反してアモルファス物質で高いスピン流生成効率が得られたのは、以下の要因が関係します。アモルファスW-Ta-B合金では、1～2ナノメートル（数個の原子が並んだ空間）という非常に狭い範囲内において、原子がある程度規則的に配列した局所構造があること分かりました。従来の理論では、高効率のスピン流生成のためには、数ナノメートル以上の広範囲にわたって原子が規則的に配列している“結晶”構造が必要と考えられてきました。しかし、今回の研究成果によって、実はアモルファス材料でも、非常に狭い範囲内で原子の配列にある程度の規則性があれば高いスピン流生成効率が得られるケースが存在する、という新しい学術的知見が得られました。 従来、アモルファス合金は約300 ℃以下の温度で結晶に変化してしまうため、半導体チップ製造工程で壊れてしまうと考えられてきました。ところが、今回開発したアモルファスW-Ta-B合金は350～400 ℃で熱処理しても変質や劣化が無いことが分かりました。これは、アモルファス合金としては例外的に優れた耐熱性と言えます。 産業用の製造装置を用いてアモルファスW-Ta-B合金の微細配線とMTJを作製し、400 ℃で熱処理したSOT-MRAM素子の書き込み動作の実施例を図1 bに示します。配線に電流を流すと、高効率で生成されたスピン流がMTJに注入されることにより、約5×106 A/cm2という低い電流密度で磁石の向きが反転してMTJの電気抵抗が不連続に変化します。このように、アモルファスW-Ta-B合金をSOT-MRAMの微細配線に用いることにより、低消費電力の情報書き込みと半導体チップ製造プロセスに適合する耐熱性が実現されました。 図1 a) アモルファス(W100-xTax)-B合金のスピン流の生成効率。点線はβ-Wのスピン流の生成効率。 b) SOT-MRAM素子の情報書き込み特性 ※原論文の図を引用・改変したものを使用しています。 今後の予定 今後はSOT-MRAM素子のさらなる高性能化および素子アレイの集積化に取り組むとともに、開発された材料・素子技術の産業界への橋渡しを推進していきます。SOT-MRAMが実用化されれば、モバイル端末やデータセンターの省電力化と高性能化につながると期待されます。   論文情報 掲載誌：Advanced Electronic Materials 論文タイトル：Highly Energy Efficient Spin Orbit Torque Magnetoresistive Memory with Amorphous W-Ta-B Alloys 著者：Y. Hibino, T. Yamamoto, K. Yakushiji , T. Taniguchi, H. Kubota and S. Yuasa DOI：10.1002/aelm.202300581 用語解説 不揮発性メモリー 電源を切っても記憶情報が保持されるメモリー。[参照元へ戻る] MRAM (STT-MRAM, SOT-MRAM) 磁気ランダムアクセスメモリーの略称で、不揮発メモリーの一種。記憶素子MTJの磁石の向きで”0”、”1”の情報を記憶する不揮発メモリー。現在、複数のタイプのMRAMが実用化または研究されている。 主なものとして、STT-MRAMとSOT-MRAMがある。 STT-MRAMはスピン移行トルク型MRAMの略称で、大容量、低消費電力などの特徴を持つ。現在広く実用化されているが、超高速動作を苦手としているため、演算チップ内で用いられる高速メモリーへの適用は難しいとされる。 SOT-MRAMはスピン軌道トルク型MRAMの略称で、スピン流を生成する微細配線の上にMTJを載せた構造のMRAMである。書き込み時と読み出し時に違う経路で電流を流すため、STT-MRAMよりも高速の書き込み／読み出し動作が可能となる。このため、SOT-MRAMは演算チップ内の高速メモリーへの適用が期待される次世代型MRAMとして研究開発が進められている。[参照元へ戻る] アモルファス 原子が無秩序（ランダム）に並んだ固体材料。非晶質、ガラス質とも呼ばれる。ただし、アモルファス材料でも、1～2ナノメートル（数個の原子が並んだ空間）という非常に狭い範囲内では原子の並び方にある程度の規則性がある場合もある。本研究で開発されたアモルファスW-Ta-B合金でも、1～2ナノメートルの範囲内では原子の並び方に局所的な規則性が見られる。[参照元へ戻る] W-Ta-B合金 タングステン(W)、タンタル(Ta)、ホウ素(B)からなる合金。[参照元へ戻る] スピン流 電子はマイナスの電気を帯びているとともに、小さな磁石の性質も持っている。この磁石の性質を「スピン」という。固体中の電子の流れが「電流」であるのに対し、スピンの流れを「スピン流」という。スピン流をMTJの磁石に注入することにより磁石の向きを反転させることができるため、スピン流を用いたMRAMの情報書き込みが可能となる。 微細配線に電流を流すと、スピンホール効果と呼ばれる物理現象により、電流と垂直方向にスピン流が生成する。小さな電流密度で大きなスピン流を生成できる材料（つまり、高効率にスピン流を生成できる材料）を用いれば、SOT-MRAMの書き込み消費電力を低減することができる。[参照元へ戻る] 微細配線 金属または合金を幅100ナノメートル前後の細線状に加工したもの。微細配線は、半導体チップ内のトランジスタや記憶素子の間を電気的に接続するために用いられる。SOT-MRAMでは、情報書き込みに用いるスピン流を生成するために、特殊な材料からなる微細配線が用いられる。[参照元へ戻る] 記憶素子、MTJ メモリーチップ内で”0”、”1”のデジタル情報を記憶する素子。 MTJ（英語のMagnetic Tunnel Junctionの略、日本語では磁気トンネル接合）は、MRAMの記憶素子である。MTJは非常に薄い絶縁体層（トンネル障壁という）の両側を2枚の強磁性層で挟んだ基本構造を持っており、両側の強磁性層の磁石の向きが平行（同じ向き）か反平行（反対向き）かによって”0”、 ”1”のデジタル情報を記憶する。情報の書き込みは、片方の強磁性層の磁石の向きを反転させることによって行われる。 STT-MRAMやSOT-MRAMでは、トンネル障壁に酸化マグネシウム(MgO)、強磁性層にコバルト・鉄・ホウ素(Co-Fe-B)合金が用いられるが、この基本構造のMTJは2004年に産総研によって発明された。この基本構造のMTJはハードディスク(HDD)の磁気ヘッドや磁気センサーにも用いられている。[参照元へ戻る] 書き込み消費電力 メモリーに1ビットの情報を書き込む際の消費電力のこと。不揮発性メモリーの場合、トータルな消費電力のうち書き込み消費電力の割合が最も大きい。[参照元へ戻る] 書き込み電流密度 微細配線の単位断面積当たりの書き込み電流値のこと。書き込み電流密度が低いほど書き込み消費電力が小さくなるので、書き込み電流密度は書き込み動作のエネルギー効率の善し悪しを判断する指標となる。[参照元へ戻る] 結晶 数ナノメートル以上の範囲にわたって原子が格子状に規則正しく並んだ固体材料。[参照元へ戻る] 半導体チップ製造工程 半導体チップを製造する工程全般のこと。シリコンウエハー上にトランジスタを作製する「前工程」、さらにその上に微細配線や記憶素子を作製する「配線工程」、ウエハーからチップを切り出してパッケージングする「後工程」、などがある。論理チップの製造工程では、配線工程の最後に400 ℃の高温で熱処理を行うため、半導体チップ内の全ての構成部品は400 ℃の耐熱性を持っている必要がある。[参照元へ戻る] 演算チップ 論理演算や計算を行う半導体チップであり、コンピューターの頭脳として機能する。CPU、GPU、システムLSIなどがある。[参照元へ戻る] 待機電力 メモリーの記憶情報を保持するために必要な消費電力。不揮発性メモリーの場合、待機電力は基本的にゼロ。[参照元へ戻る] β-W A15型と呼ばれる特殊な結晶構造を持つタングステン。安定な結晶構造ではなく、薄膜では300 ℃以下の温度で他の結晶構造に変化してしまうため、耐熱性が低い。[参照元へ戻る] お問い合わせお問い合わせフォーム 産総研について アクセス 調達情報 研究成果検索 採用情報 報道・マスコミの方へ メディアライブラリー お問い合わせ English ニュース お知らせ一覧 研究成果一覧 イベント一覧 受賞一覧 研究者の方へ はじめての方へ 研究成果検索 研究情報データベース お問い合わせ 採用情報 ビジネスの方へ はじめての方へ 研究成果検索 事例紹介 協業・提携のご案内 お問い合わせ AIST Solutions 一般の方へ はじめての方へ イベント情報 スペシャルコンテンツ 採用情報 お問い合わせ 記事検索 産総研マガジンとは 公式SNS @AIST_JP 産総研チャンネル 公式SNS @AIST_JP 産総研 チャンネル サイトマップ このサイトについて プライバシーポリシー 個人情報保護の推進 国立研究開発法人産業技術総合研究所 Copyright © National Institute of Advanced Industrial Science and Technology （AIST） （Japan Corporate Number 7010005005425）. All rights reserved.